PCB設計中對差分走線的幾個誤區

差分信号（Differential Signal）在高(gāo)速電路(lù)設計中的應用越來越廣泛，電路(lù)中關鍵的信号往往都要采用差分結構設計，什麽令它這麽倍受青睐呢(ne)？在 PCB 設計中又(yòu)如何能(néng)保證其良好的性能(néng)呢(ne)？

帶著(zhe)這兩個問題，我們進行下(xià)一(yī)部分的讨論。 何爲差分信号？通(tōng)俗地說，就(jiù)是驅動端發送兩個等值、反相(xiàng)的信号，接收端通(tōng)過比較這兩個電壓的差值來判斷邏輯狀态"0"還是"1"。而承載差分信号的那一(yī)對走線就(jiù)稱爲差分走線。

差分信号和普通(tōng)的單端信号走線相(xiàng)比，明顯的優勢體現在以下(xià)三個方面：

a.抗幹擾能(néng)力強，因爲兩根差分走線之間的耦合很好，當外界存在噪聲幹擾時，幾乎是同時被耦合到(dào)兩條線上(shàng)，而接收端關心的隻是兩信号的差值，所以外界的共模噪聲可以被完全抵消。

b.能(néng)有效抑制 EMI，同樣的道理，由于兩根信号的極性相(xiàng)反，他們對外輻射的電磁場可以相(xiàng)互抵消，耦合的越緊密，洩放(fàng)到(dào)外界的電磁能(néng)量越少。

c.時序定位精确，由于差分信号的開關變化是位于兩個信号的交點，而不像普通(tōng)單端信号依靠高(gāo)低(dī)兩個阈值電壓判斷，因而受工(gōng)藝，溫度的影響小(xiǎo)，能(néng)降低(dī)時序上(shàng)的誤差，同時也更适合于低(dī)幅度信号的電路(lù)。目前流行的 LVDS（low voltage differential signaling）就(jiù)是指這種小(xiǎo)振幅差分信号技(jì)術。

對于PCB工(gōng)程師來說，關注的還是如何确保在實際走線中能(néng)完全發揮差分走線的這些優勢。也許隻要是接觸過Layout的人都會了解差分走線的一(yī)般要求，那就(jiù)是"等長、等距"。等長是爲了保證兩個差分信号時刻保持相(xiàng)反極性，減少共模分量；等距則主要是爲了保證兩者差分阻抗一(yī)緻，減少反射。"盡量靠近原則"有時候也是差分走線的要求之一(yī)。但所有這些規則都不是用來生(shēng)搬硬套的，不少工(gōng)程師似乎還不了解高(gāo)速差分信号傳輸的本質。下(xià)面重點讨論一(yī)下(xià)PCB差分信号設計中幾個常見的誤區。

誤區一(yī)：認爲差分信号不需要地平面作爲回流路(lù)徑，或者認爲差分走線彼此爲對方提供回流途徑。造成這種誤區的原因是被表面現象迷惑，或者對高(gāo)速信号傳輸的機理認識還不夠深入。差分電路(lù)對于類似地彈以及其它可能(néng)存在于電源和地平面上(shàng)的噪音(yīn)信号是不敏感的。地平面的部分回流抵消并不代表差分電路(lù)就(jiù)不以參考平面作爲信号返回路(lù)徑，其實在信号回流分析上(shàng)，差分走線和普通(tōng)的單端走線的機理是一(yī)緻的，即高(gāo)頻信号總是沿著(zhe)電感小(xiǎo)的回路(lù)進行回流，大的區别在于差分線除了有對地的耦合之外，還存在相(xiàng)互之間的耦合，哪一(yī)種耦合強，哪一(yī)種就(jiù)成爲主要的回流通(tōng)路(lù).在PCB電路(lù)設計中，一(yī)般差分走線之間的耦合較小(xiǎo)，往往隻占10～20%的耦合度，更多(duō)的還是對地的耦合，所以差分走線的主要回流路(lù)徑還是存在于地平面。當地平面發生(shēng)不連續的時候，無參考平面的區域，差分走線之間的耦合才會提供主要的回流通(tōng)路(lù)，盡管參考平面的不連續對差分走線的影響沒有對普通(tōng)的單端走線來的嚴重，但還是會降低(dī)差分信号的質量，增加 EMI，要盡量避免。也有些設計人員認爲，可以去掉差分走線下(xià)方的參考平面，以抑制差分傳輸中的部分共模信号，但從理論上(shàng)看(kàn)這種做法是不可取的，阻抗如何控制？不給共模信号提供地阻抗回路(lù)，勢必會造成EMI輻射，這種做法弊大于利。

誤區二：認爲保持等間距比匹配線長更重要。在實際的 PCB 布線中，往往不能(néng)同時滿足差分設計的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通(tōng)過适當的繞線才能(néng)達到(dào)線長匹配的目的，但帶來的結果必然是差分對的部分區域無法平行。PCB差分走線的設計中重要的規則就(jiù)是匹配線長，其它的規則都可以根據設計要求和實際應用進行靈活處理。

誤區三：認爲差分走線一(yī)定要靠的很近。讓差分走線靠近無非是爲了增強他們的耦合，既可以提高(gāo)對噪聲的免疫力，還能(néng)充分利用磁場的相(xiàng)反極性來抵消對外界的電磁幹擾。雖說這種做法在大多(duō)數情況下(xià)是非常有利的，但不是的，如果能(néng)保證讓它們得到(dào)充分的屏蔽，不受外界幹擾，那麽我們也就(jiù)不需要再讓通(tōng)過彼此的強耦合達到(dào)抗幹擾和抑制 EMI 的目的了。如何才能(néng)保證差分走線具有良好的隔離和屏蔽呢(ne)？增大與其它信号走線的間距是基本的途徑之一(yī)，電磁場能(néng)量是随著(zhe)距離呈平方關系遞減的，一(yī)般線間距超過4倍線寬時，它們之間的幹擾就(jiù)極其微弱了，基本可以忽略。此外，通(tōng)過地平面的隔離也可以起到(dào)很好的屏蔽作用，這種結構在高(gāo)頻的（10G以上(shàng)）IC封裝PCB設計中經常會用采用，被稱爲 CPW 結構，可以保證嚴格的差分阻抗控制（2Z0）。

差分走線也可以走在不同的信号層中，但一(yī)般不建議這種走法，因爲不同的層産生(shēng)的諸如阻抗、過孔的差别會破壞差模傳輸的效果，引入共模噪聲。此外，如果相(xiàng)鄰兩層耦合不夠緊密的話，會降低(dī)差分走線抵抗噪聲的能(néng)力，但如果能(néng)保持和周圍走線适當的間距，串擾就(jiù)不是個問題。在一(yī)般頻率（GHz 以下(xià)），EMI也不會是很嚴重的問題，實驗表明，相(xiàng)距500Mils的差分走線，在3米之外的輻射能(néng)量衰減已經達到(dào) 60dB，足以滿足FCC的電磁輻射标準，所以設計者根本不用過分擔心差分線耦合不夠而造成電磁不兼容問題。